U盤工廠： 三星第二代 3D V-NAND 細節簡明
Samsung 日前在 ISSCC 2015 研討會中，發表了第二世代 3D V-NAND 的部分細節，針對了優化的部分進行了一些解釋。
從最直觀的的比較下，可以看到第一代與第二代的差別在于面積與容量密度的差別。第一世代為 MLC 設計，堆疊層數為 24 層，128Gbit 容量所占的面積約為 133mm2，計算之下容量密度約為 0.93Gb/mm2；來到了第二世代，使用了 TLC 設計，在堆疊的層數也提升到了 32 層，因此大幅的提升容量密度，128Gb 所占面積為 68.9mm2，容量密度為 1.86Gb/mm2，提升幅度相當驚人。
另在寫入（programing）部分，傳統平面式 NAND FLASH 在達到一定程度的密度以后，每個單元蓄積的電荷量會下降，另外相鄰的存儲器間也會產生電荷干涉，為了避免這些負面影響，TLC 的寫入都會被拆分成二到三個階段，以進行比較精確的控制。
不過 3D V-NAND 卻沒有傳統 Plannar 會遇到的問題，因此傳統的多階段控制就不需施行， Samsung 透過了 HSP 技術將多階段程序的過程整合成一個，大幅縮減時間。
大幅縮減 programing 時間帶來的好處，就是能夠降低寫入時的功耗。大致上寫入的功耗可以整理成電壓、電流、以及 re-program 時間長度的乘積，因此更低的程序時間，就能夠降低功耗，Samsung 稱可以降低達 40% 的寫入功耗。
另外Flash結構上的改變，造成了 Word line 在近端、遠端的阻值會有些差異，這樣的阻值差異會造成 Sense Amplifier 與控制解碼間的遲滯，因此為了解決這樣的問題，進行了阻值監測，以及針對不同的 Word Line 參數給予不同的電壓，這樣一來能夠有效降低 setup-time。
最后則是擴充匯流排寬度，透過從 32 擴充到 64 bit，而晶片內部的穩壓線路也進行了優化，對應了不同的 Data rate 來調整電流量，進一步來抑制電壓變化，這樣一來就會反應在信號的 jitter 上，在高速操作下有效降低 jitter 便能在高頻下更穩定的工作，眼圖的量測結果也將 1Gbps 下的 jitter 由 420ps 降低到 280ps。 |
|
2015-03-06 19:03:25
